设计电源电路PCB时，如何处理电源平面的去耦电容布局，以及如何通过布局布线减少EMI干扰？请举例说明在半导体设备中常见的EMI设计措施。
答案
1) 【一句话结论】电源平面去耦电容需紧贴芯片电源引脚并采用短而宽的走线连接，通过布局布线遵循“低阻抗路径、环路面积最小化、屏蔽隔离”原则减少EMI，常见EMI设计措施包括去耦电容、地平面分割、差分信号布线、滤波器等。
2) 【原理/概念讲解】老师口吻：去耦电容的核心作用是“局部储能”，当芯片（如FPGA、MCU）开关时，电源电流快速变化，去耦电容能快速补充或吸收电流，抑制电源噪声。布局原则是“就近、短、宽”——去耦电容应尽可能靠近芯片的电源引脚（通常距离<10mm），走线越短越好（如3-5mm），宽度足够（≥20mil），以降低电感。EMI的来源主要是开关电源的高频电流环路（如电源到芯片的路径、地回路的环路），以及信号线的辐射。减少EMI的布局布线方法：对于电源路径，采用“星形”或“菊花链”布局，但通常星形更优（每个芯片独立去耦）；地平面应连续且完整，避免分割（除非必要，如隔离不同电路）；信号线尽量采用差分对（如I2C、USB），差分对的间距和长度匹配；高频信号线远离电源线和地线，避免平行；使用屏蔽罩或金属外壳包裹敏感电路。
3) 【对比与适用场景】
| 对比项 | 去耦电容布局方式（星形布局） | EMI减少措施（差分信号布线） |
|---|---|---|
| 定义 | 每个芯片独立连接一个去耦电容 | 高频信号线采用差分对形式 |
| 优点 | 噪声隔离好，独立控制 | 信号完整性高，抑制共模噪声 |
| 缺点 | 需要更多电容 | 差分对需等长、保持间距 |
| 使用场景 | 高速多芯片电路（如FPGA集群） | 高速通信接口（如USB、以太网） |
4) 【示例】假设一个FPGA芯片的电源引脚VCC，布局时：在VCC引脚附近（距离<5mm）放置一个0.1μF的陶瓷电容，电容另一端直接连接到GND平面；走线从VCC引脚到电容引脚，再从电容引脚到地平面，走线宽度为20mil，长度为3mm。这样，当FPGA开关时，电容快速响应，抑制电源噪声。同时，地平面连续，无分割，确保低阻抗回路。
5) 【面试口播版答案】面试官您好，关于电源平面去耦电容布局，核心是“就近、短、宽”——去耦电容要紧贴芯片电源引脚，走线越短越好（通常小于10mm），宽度足够（比如20mil以上），这样能快速响应芯片的电流变化，抑制电源噪声。比如，对于FPGA这类高速芯片，每个电源引脚附近都要放一个0.1μF的陶瓷电容，直接接GND平面。然后，减少EMI干扰的布局布线，要遵循“低阻抗路径、环路面积最小化”原则。比如，电源走线要短而宽，地平面尽量连续，避免分割；高频信号线（如差分对）要等长、保持间距，远离电源线和地线；还可以用屏蔽罩包裹敏感电路。常见的EMI措施包括去耦电容、地平面分割（必要时）、差分信号布线、滤波器等。
6) 【追问清单】
- 问：去耦电容的选型依据是什么？比如陶瓷电容和钽电容的区别？
回答要点：选型依据是电容的ESR（等效串联电阻）、ESL（等效串联电感）、容量。陶瓷电容ESR低、ESL小，适合高频去耦；钽电容容量大、漏电流小，适合低频或大电流场合。通常高频去耦用0.1μF陶瓷电容，大电流用钽电容。 - 问：如果PCB上有多个芯片，去耦电容如何布局？比如星形和并联布局的区别？
回答要点：星形布局每个芯片独立去耦，噪声隔离好，适合高速多芯片电路；并联布局多个芯片共享一个电容，适合低速、芯片数量少的情况，但噪声相互影响。 - 问：EMI测试中，常见的测试项目有哪些？比如传导发射和辐射发射？
回答要点：传导发射（测量通过电源线的EMI）、辐射发射（测量空间辐射的EMI），还有谐波测试、骚扰电压测试等，需要符合标准（如GB 4824、FCC Part 15）。
7) 【常见坑/雷区】
- 去耦电容远离芯片电源引脚，导致长走线增加电感，无法有效去耦。
- 地平面不连续或分割过多，导致高频回路阻抗升高，增加EMI。
- 高频信号线与电源线、地线平行，形成大的环路面积，辐射EMI。
- 差分线对长度不匹配或间距不对，导致信号完整性差，产生EMI。
- 忽略电容的ESR和ESL，比如用大容量电容替代高频去耦电容，反而增加噪声。